PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08115960 A

(43) Date of publication of application: 07 . 05 . 96

(51) Int. CI H01L 21/66

(21) Application number: 06249501 (71) Applicant: KOBE STEEL LTD

(22) Date of filing: 14 . 10 . 94 (72) Inventor: FUJII HIDEO KUSUMOTO SHIGENORI

(54) LEAD FOR SEMICONDUCTOR ELEMENT

(57) Abstract:

PURPOSE: To provide a lead for semiconductor element in which false defect is eliminated by preventing Sn from fusing with a probe pin.

CONSTITUTION: At an electrode pad part being employed for inspecting or measuring the electric characteristics of a semiconductor element, a coating layer containing Sn is formed on an underlying layer of Cu and an Sn oxide is deposited on the surface of the coating layer containing Sn so that Cu is diffused from the underlying layer into the coating layer. In such lead for semiconductor element, average compositional ratio between Cu and Sn (Cu/Sn) in the coating layer is set in the range of 1.2-3.0 or lower than 0.2.

COPYRIGHT: (C)1996,JPO



						-
						4
•						
			,**			
	(4) (1)		•			
					•	
				ž.		
	1			4		
				,		
						•
		9				

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)



(11)特許出願公開番号

特開平8-115960

(43)公開日 平成8年(1996)5月7日

(51) Int.Cl. 6

識別記号

FΊ

H01L 21/66

E 7735-4M

B 7735-4M

審査請求 未請求 請求項の数2 OL (全5頁)

(21)出願番号

特願平6-249501

,

(22)出願日

平成6年(1994)10月14日

(71)出願人 000001199

株式会社神戸製鋼所

兵庫県神戸市中央区脇浜町1丁目3番18号

(72)発明者 藤井 秀夫

兵庫県神戸市西区高塚台1丁目5番5号

株式会社神戸製鋼所神戸総合技術研究所内

(72)発明者 楠本 栄典

兵庫県神戸市西区高塚台1丁目5番5号

株式会社神戸製鋼所神戸総合技術研究所内


(74)代理人 弁理士 植木 久一

(54) 【発明の名称】半導体素子用リード

(57)【要約】

【目的】 プローブビンへのSnの溶着を防止して、疑似不良が発生することのない半導体素子用リードを提供する。

【構成】 半導体素子の電気的特性を検査または測定する際に用いられる電極パッド部が、Cuからなる下地層の上にSn含有被覆層が形成されていると共に、上記Sn含有被覆層の表面にはSn酸化膜が形成されて前記下地層のCuが上記被覆層に拡散している半導体素子用リードにおいて、上記被覆層中におけるCuとSnの平均的組成比(Cu/Sn)が1.2以上3.0未満であるか、或いは0.2以下である。



【特許請求の範囲】

【請求項1】 半導体素子の電気的特性を検査または測 定する際に用いられる電極バッド部が、Cuからなる下 地層の上にSn含有被覆層が形成されていると共に、上 記Sn含有被覆層の表面にはSn酸化膜が形成されて前 記下地層のCuが上記被覆層に拡散している半導体素子 用リードにおいて、上記被覆層中におけるCuとSnの 平均的組成比 (Cu/Sn) が1,2以上3.0未満で あることを特徴とする半導体素子用リード。

【請求項2】 請求項1に記載の平均的組成比が、0. 2以下である半導体素子用リード。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電極パッド部にSn含 有被覆層が形成されている半導体索子用リードに関する ものである。

[0002]

【従来の技術】半導体素子のパッケージには、フラット パッケージ (FP) やテープキャリアパッケージ (TC いても、半導体素子用リード部の電極パッド部を介して 内部回路と外部回路が接続される。従って上記電極バッ ドには、内部および外部への配線 [ILB (inner lead bonding) およびOLB (outer lead bonding)]の際 の接合性を確保する為に、予めSnメッキ処理またはハ ンダ付け処理が施されてSn含有被覆層が形成されてい る。

【0003】前記半導体素子の電気的特性を検査するに あたっては、複数のプローブピンが配設されたプローブ カードが用いられており、上記プローブピンを前記電極 30 バッド部に圧接することによって半導体素子とテスター の導通が得られる様に構成されている。上記プローブカ ードとして、例えば特開平1-128535には、図6 の(a), (b) に示すようなプローブカードが開示さ れている。図6の(a)はプローブカードの平面図、

(b) はプローブカードの側面図であり、1 がプローブ ピン、2がカード基板、3がプローブピン取付部を夫々 示す。尚、上記プローブビン取付部においてはハンダ付 け処理がなされており、プローブピン1はカード基板2 に固着されている。上記プローブピンの材質としては、 高温強度に優れたWなどが用いられているが、Wに数% のNi,Co,Feなどの元素を加えた合金を用いるこ とによってWのハンダ濡れ性の向上を図ることも知られ ている。

【0004】しかしながら、上記のようなプローブピン を用いて検査を行うと、テスト回数が増えるにつれて、 電極パッド部のSn含有被覆層に由来するSnがブロー ブピンの先端に溶着してSn酸化物を形成し、プローブ ピンと電極パッド部間の接触抵抗が大きくなり、やがて は良品も不良品と判定する疑似不良が発生し、安定した 50 検査結果が得られなくなるという問題を有していた。 [0005]

【発明が解決しようとする課題】本発明は上記事情に着 目してなされたものであって、プローブピンへのSnの 溶着を防止して、疑似不良が発生することのない半導体 索子用リードを提供しようとするものである。

[0006]

【課題を解決するための手段】上記課題を解決した本発 明の半導体索子用リードとは、半導体索子の電気的特性 を検査または測定する際に用いられる電極パッド部が、 Cuからなる下地層の上にSn含有被覆層が形成されて いると共に、上記Sn含有被覆層の表面にはSn酸化膜 が形成されて前記下地層のCuが上記被覆層に拡散して いる半導体素子用リードにおいて、上記被覆層中におけ るCuとSnの平均的組成比 (Cu/Sn) が1.2以 上3.0未満であるか、或いは0.2以下であることを 要旨とするものである。

[0007]

【作用】半導体素子用リードの電極パッド部は、パター P) など種々の方式があるが、いずれのパッケージにお 20 ン形成時や、集積回路を装着する為の熱硬化性樹脂の乾 燥や硬化等の製造工程において、種々の熱処理を受け , る。図1は上記電極パッドのCu下地層に形成されたS nメッキ層にCuが拡散していく状態を模式的に示す図 である。図1の①は熱処理前の状態を示しており、大気 と接触するSnメッキ層最表面には50A程度のSn酸 化膜が形成されているが、該Sn酸化膜以外のSnメッ キ層はSn単相である。熱処理を施すことによってCu 下地層のCuはSnメッキ層に拡散していき、まずSn - Cu合金の n相 (Cu, Sn,) が形成される (図1) の②)。図1の③はCuの拡散がSn酸化膜まで達して いるが、またSn単相も残っている状態を示すものであ り、上記Sn酸化膜の直下にはSn単相とSn-Cu合 金のヵ相とが混在している。更にCuの拡散が進行する とSn単相はすべてSn-Cu合金のn相となると共 に、Sn-Cu合金の ε相 (Cu, Sn) が形成される (図1の4)。図1の5の状態では、Sn-Cu合金の η 相はなく、Sn酸化膜以外はSn-Cu合金の ε 相だ けである。

> 【0008】Snメッキ層におけるCuの拡散状態とプ ローブピンへのSn溶着との関係について本発明者らが 調べた結果、図1における②および④の状態の電極パッ ド部では良好な結果が得られるものの、図1の3の状態 である電極パッド部では、プローブピンへのSn溶着に 起因する不良が発生しやすいことが分かった。

【0009】尚、図1の②の状態は、Snメッキ層中の CuおよびSnの平均的組成比Cu/Snが0.2以下 であり、図1のΦの状態では1.2以上3.0未満であ る。従って本発明では、上記平均的組成比を1.2以上 3. 0未満、又は0. 2以下に設定した。1. 5以上 2. 5未満または0. 05以下であるとより好ましい。

3

【0010】本発明は、膜厚または熱処理の条件によって限定されるものではないが、図1の③の状態を図1の②の状態にするには、膜厚を厚くするか、熱処理温度を下げるか、或いは熱処理時間を短くすればよい。また、図1の⑤の状態を図1の④の状態にするには、膜厚を薄くするか、熱処理温度を上げるか、或は熱処理時間を長くすればよい。

【0011】尚、図1の②,④の状態ではSn溶着が発生せず、図1の③の状態においてSn溶着が発生しやすい理由としては、各相の融点と硬度から以下の様に考え 10られる。

【0012】即ち、 $Sn \times y + Partial Partial$

【0013】また、本発明は検査に用いるプローブビンの材質を限定するものではなく、WやW合金以外にも、Pd合金やBe-Cu合金など公知の材質のプローブビ 30ンを用いることができる。

[0014]

【実施例】

実施例1

1

j

Snメッキ処理を施して電極パッド部に厚さ1μmのSnメッキ層を形成した半導体素子用リード(以下、比較例1という)と、厚さ5μmのSnメッキ層を形成した半導体素子用リード(以下、本発明例1という)を用意して、それぞれの接触抵抗を測定した。尚、いずれの半導体素子用リードとも、熱処理条件は同じに設定して、Cu下地層からSnメッキ層へのCu拡散速度を同一にすることにより、比較例1のSnメッキ層は図1の③の状態に、本発明例1のSnメッキ層は図1の②の状態とした。

【0015】上記接触抵抗の測定は、抵抗測定計と微少変位計を用いて以下の様に行った。即ちプローブピンを 半導体素子用リードの電極パッド部に向かって徐々に降 ろしていき、導通がとれた位置を0μmとして、25μ mずつ押し込んでいき、それぞれの位置における抵抗値 を測定した。トータル200μmに達した後は、逆に2 50 5μ mずつプローブピンを戻していき各位置における抵抗値を測定した。尚、実際のテスト時に流れる電流は通常 $3\sim5$ mA程度であるが、本実施例では接触面積が小さい場合と同様 S nが溶融しやすい様に 100 mAの電流を流して測定を行った。

【0016】以上の測定を1試料に対して2回行って、1回目と2回目の接触抵抗値の比較を行った。図2に比較例1の接触抵抗値の押し込み量による変化の測定結果を示す。1回目に比べて2回目の接触抵抗値は増大することが分かる。図3は本発明例1の接触抵抗値の押し込み量による変化の測定結果を示す。1回目と2回目の接触抵抗値にはほとんど変化がない。

【0017】接触抵抗測定後のプローブビンの先端部についてSEM (走査型電極パッド部子顕微鏡) 観察及びEDX (エネルギー分散型X線分光法) 分析を行った結果、比較例1ではプローブビンの先端にSnの溶着が見られたが、本発明例1の場合ではプローブビンの先端にSnの溶着はほとんど認められなかった。

【0018】実施例2

電極バッド部にSnメッキ処理を施して厚さ3μmのSnメッキ層を形成した半導体素子用リードを用いて、熱処理条件を変えることによって上記Snメッキ層が図1ののの状態である半導体素子用リード(以下、比較例2という)と、前記Snメッキ層が図1ののの状態である半導体素子用リード(以下、本発明例2という)を準備して、実施例1と同様の方法で接触抵抗の測定を行った。

【0019】図4に比較例2の測定結果を示す。1回目の押し込み時に比べて2回目の押し込み時は接触抵抗値は増大していることが分かる。図5は本発明例2の測定結果を示す。1回目と2回目の接触抵抗値にほとんど変化がないことが分かる。

【0020】接触抵抗測定後のプローブピン先端部のSEM観察及びEDX分析の結果、比較例2に用いたプローブピンの先端部にはSnの溶着が見られたが、本発明例2に用いたプローブピンの先端部にはSnの溶着はほとんど認められなかった。

[0021]

【発明の効果】本発明は以上の様に構成されているの40 で、プローブピンへのSn溶着を抑制して疑似不良の発生することのない半導体素子用リードが提供できることとなった。

【図面の簡単な説明】

【図1】Snメッキ層に、Cuが拡散する状態の変化を示す図である。

【図2】比較例1の接触抵抗の変化を示したものであ ス

【図3】本発明例1の場合の接触抵抗の変化を示したものである。


【図4】比較例2の接触抵抗の変化を示したものであ

6


る。 【図5】本発明例2の接触抵抗の変化を示したものである。

【図 6 】 プローブカードの概略説明図であって、(a) は平面図、(b) は側面図である。






【図2】




- o 1回目(正方向) ● 1四目(負方向)
- △ 2回目(正方向)▲ 2回目(負方向)

【図4】




- o 1回目(正方向) ● 1回目(真方向)
- 4 2000(正方向)


【図3】



- o 1回目(正方向) ● 1回目(負方向)
- 2回目(正方向) 2回目(東方向)



- 1回目(正方向) Δ 2回目(正方向)
- 1回目(食方向) A 2回目(负方向)



1 3 2

(ъ)